Silicona en aislante - Silicon on insulator

Para dispositivos ópticos de silicio en aisladores, consulte fotónica de silicio .

En la fabricación de semiconductores , la tecnología de silicio sobre aislante ( SOI ) es la fabricación de dispositivos semiconductores de silicio en un sustrato de silicio-aislante-silicio en capas , para reducir la capacitancia parásita dentro del dispositivo, mejorando así el rendimiento. Los dispositivos basados ​​en SOI se diferencian de los dispositivos convencionales de silicio en que la unión de silicio está por encima de un aislante eléctrico , normalmente dióxido de silicio o zafiro (estos tipos de dispositivos se denominan silicio sobre zafiro o SOS). La elección del aislante depende en gran medida de la aplicación prevista, ya que el zafiro se utiliza para aplicaciones de radiofrecuencia (RF) de alto rendimiento y sensibles a la radiación, y el dióxido de silicio para la disminución de los efectos de canal corto en otros dispositivos microelectrónicos. La capa aislante y la capa superior de silicio también varían ampliamente con la aplicación.

Necesidad de la industria

La tecnología SOI es una de las varias estrategias de fabricación para permitir la miniaturización continua de dispositivos microelectrónicos , denominada coloquialmente "extender la ley de Moore " (o "More Moore", abreviado "MM"). Los beneficios reportados de SOI en relación con el procesamiento de silicio convencional ( CMOS a granel ) incluyen:

  • Menor capacitancia parásita debido al aislamiento del silicio a granel, lo que mejora el consumo de energía con un rendimiento equivalente
  • Resistencia al enclavamiento debido al aislamiento completo de las estructuras de pozos n y p
  • Mayor rendimiento en VDD equivalente . Puede trabajar con VDD bajos
  • Dependencia reducida de la temperatura debido a la ausencia de dopaje
  • Mejor rendimiento debido a la alta densidad, mejor utilización de obleas
  • Problemas de antena reducidos
  • No se necesitan grifos corporales ni de pozo
  • Corrientes de fuga más bajas debido al aislamiento, por lo tanto, mayor eficiencia energética
  • Inherentemente endurecido por radiación (resistente a errores suaves), lo que reduce la necesidad de redundancia

Desde una perspectiva de fabricación, los sustratos SOI son compatibles con la mayoría de los procesos de fabricación convencionales. En general, un proceso basado en SOI puede implementarse sin equipo especial o reequipamiento significativo de una fábrica existente. Entre los desafíos exclusivos de SOI se encuentran los nuevos requisitos de metrología para tener en cuenta la capa de óxido enterrada y las preocupaciones sobre la tensión diferencial en la capa superior de silicio. El voltaje umbral del transistor depende del historial de funcionamiento y del voltaje aplicado, lo que dificulta el modelado. La principal barrera para la implementación de SOI es el aumento drástico en el costo del sustrato, que contribuye con un aumento estimado del 10 al 15% a los costos totales de fabricación.

Transistores SOI

Un SOI MOSFET es un dispositivo de transistor de efecto de campo semiconductor de óxido metálico (MOSFET) en el que se forma una capa semiconductora como silicio o germanio sobre una capa aislante que puede ser una capa de óxido enterrado (BOX) formada en un sustrato semiconductor. Los dispositivos SOI MOSFET están adaptados para su uso en la industria informática. La capa de óxido enterrada se puede utilizar en diseños SRAM . Hay dos tipos de dispositivos SOI: MOSFET PDSOI (SOI parcialmente agotado) y FDSOI (SOI completamente agotado). Para un MOSFET PDSOI de tipo n, la película de tipo n intercalada entre el óxido de la puerta (GOX) y el óxido enterrado (BOX) es grande, por lo que la región de agotamiento no puede cubrir toda la región n. Entonces, hasta cierto punto, PDSOI se comporta como MOSFET a granel. Obviamente, existen algunas ventajas sobre los MOSFET a granel. La película es muy fina en los dispositivos FDSOI de modo que la región de agotamiento cubre toda la región del canal. En FDSOI, la puerta frontal (GOX) admite menos cargas de agotamiento que la masa, por lo que se produce un aumento en las cargas de inversión que dan como resultado velocidades de conmutación más altas. La limitación de la carga de agotamiento por parte de BOX induce una supresión de la capacitancia de agotamiento y, por lo tanto, una reducción sustancial de la oscilación del subumbral, lo que permite que los MOSFET FD SOI funcionen con una polarización de puerta más baja, lo que da como resultado una operación de menor potencia. La oscilación del subumbral puede alcanzar el valor teórico mínimo para MOSFET a 300K, que es 60mV / década. Este valor ideal se demostró por primera vez mediante simulación numérica. Otros inconvenientes en los MOSFET a granel, como la caída del voltaje de umbral, etc., se reducen en FDSOI ya que los campos eléctricos de fuente y drenaje no pueden interferir debido a la CAJA. El principal problema en PDSOI es el " efecto de cuerpo flotante (FBE)" ya que la película no está conectada a ninguno de los suministros.

Fabricación de obleas SOI

Proceso SIMOX
Proceso de corte inteligente

Las obleas SOI a base de SiO 2 se pueden producir mediante varios métodos:

  • SIMOX - S eparation por IM plantación de OX yGen - utiliza un oxígeno implantación haz de iones proceso seguido por recocido a alta temperatura para crear un SiO enterrado 2 capa.
  • Unión de obleas : la capa aislante se forma uniendo directamente el silicio oxidado con un segundo sustrato. Posteriormente se elimina la mayor parte del segundo sustrato, y los restos forman la capa superior de Si.
    • Un ejemplo destacado de un proceso de unión de obleas es el método Smart Cut desarrollado por la empresa francesa Soitec, que utiliza la implantación de iones seguida de una exfoliación controlada para determinar el grosor de la capa superior de silicio.
    • NanoCleave es una tecnología desarrollada por Silicon Genesis Corporation que separa el silicio mediante tensión en la interfaz de silicio y aleación de silicio-germanio .
    • ELTRAN es una tecnología desarrollada por Canon que se basa en silicio poroso y corte de agua.
  • Métodos de semillas: en los que la capa superior de Si se cultiva directamente sobre el aislante. Los métodos de semillas requieren algún tipo de plantilla para la homoepitaxia, que puede lograrse mediante el tratamiento químico del aislante, un aislante cristalino orientado apropiadamente, o vías a través del aislante desde el sustrato subyacente.

Se puede encontrar una revisión exhaustiva de estos diversos procesos de fabricación en la referencia

Industria de la microelectrónica

Investigar

El concepto de silicio sobre aislante se remonta a 1964, cuando fue propuesto por CW Miller y PH Robinson. En 1979, un equipo de investigación de Texas Instruments que incluía a AF Tasch, TC Holloway y Kai Fong Lee fabricó un MOSFET de silicio sobre aislante (transistor de efecto de campo de semiconductor de óxido metálico). En 1983, un equipo de investigación de Fujitsu dirigido por S. Kawamura fabricó un circuito integrado tridimensional con estructura SOI CMOS (semiconductor de óxido de metal complementario). En 1984, el mismo equipo de investigación de Fujitsu fabricó una matriz de puertas 3D con estructura dual SOI / CMOS apilada verticalmente utilizando recristalización de haz. El mismo año, los investigadores del Laboratorio Electrotécnico Toshihiro Sekigawa y Yutaka Hayashi fabricaron un MOSFET de doble puerta , demostrando que los efectos de canal corto se pueden reducir significativamente intercalando un dispositivo SOI completamente agotado entre dos electrodos de puerta conectados entre sí. En 1986, Jean-Pierre Colinge de HP Labs fabricó dispositivos SOI NMOS utilizando películas delgadas de silicio de 90 nm .

En 1989, Ghavam G. Shahidi inició el Programa de Investigación SOI en el Centro de Investigación IBM Thomas J Watson . Fue el arquitecto jefe de tecnología SOI en IBM Microelectronics , donde hizo contribuciones fundamentales, desde la investigación de materiales hasta el desarrollo de los primeros dispositivos comercialmente viables, con el apoyo de su jefe Bijan Davari . Shahidi fue una figura clave para hacer de la tecnología SOI CMOS una realidad fabricable. A principios de la década de 1990, demostró una técnica novedosa de combinar el crecimiento excesivo epitaxial de silicio y el pulido químico mecánico para preparar material SOI con calidad de dispositivo para fabricar dispositivos y circuitos simples, lo que llevó a IBM a expandir su programa de investigación para incluir sustratos SOI. También fue el primero en demostrar la ventaja del retardo de energía de la tecnología SOI CMOS sobre el CMOS masivo tradicional en aplicaciones de microprocesador . Superó las barreras que impedían la adopción de SOI por parte de la industria de semiconductores y fue fundamental para impulsar el desarrollo del sustrato de SOI a los niveles de calidad y costo adecuados para la producción en masa.

En 1994, un equipo de investigación de IBM dirigido por Shahidi, Bijan Davari y Robert H. Dennard fabricó los primeros dispositivos SOI CMOS de menos de 100 nanómetros . En 1998, un equipo de investigadores de Hitachi , TSMC y UC Berkeley demostraron el FinFET ( transistor de efecto de campo de aletas ), que es un MOSFET de doble puerta no plano construido sobre un sustrato SOI. A principios de 2001, Shahidi utilizó SOI para desarrollar un dispositivo CMOS RF de baja potencia , lo que resultó en un aumento de la frecuencia de radio en IBM.

Comercialización

La investigación de Shahidi en IBM condujo al primer uso comercial de SOI en la tecnología CMOS convencional. SOI se comercializó por primera vez en 1995, cuando el trabajo de Shahidi en SOI convenció a John Kelly, que dirigía la división de servidores de IBM, de adoptar SOI en la línea de productos de servidor AS / 400 , que utilizaba CMOS de 220 nm con dispositivos SOI de metalización de cobre. IBM comenzó a utilizar SOI en el microprocesador RS64-IV "Istar" PowerPC-AS de gama alta en 2000. Otros ejemplos de microprocesadores construidos con tecnología SOI incluyen los de 130 nm, 90 nm, 65 nm, 45 nm y 32 nm de AMD . , procesadores de doble, cuádruple, seis y ocho núcleos desde 2001.

A finales de 2001, IBM estaba preparada para introducir dispositivos SOI CMOS de 130 nanómetros con cobre y dieléctrico de baja κ para el back-end, según el trabajo de Shahidi. Freescale adoptó SOI en su CPU PowerPC 7455 a finales de 2001. Actualmente, Freescale distribuye productos SOI en líneas de 180 nm , 130 nm , 90 nm y 45 nm . Los procesadores basados ​​en PowerPC y Power ISA de 90 nm que se utilizan en Xbox 360 , PlayStation 3 y Wii también utilizan tecnología SOI. Sin embargo, las ofertas competitivas de Intel continúan utilizando tecnología CMOS masiva convencional para cada nodo de proceso, en lugar de centrarse en otros lugares como HKMG y transistores de tres puertas para mejorar el rendimiento del transistor. En enero de 2005, los investigadores de Intel informaron sobre un láser Raman de guía de ondas de nervadura de silicio de un solo chip experimental construido con SOI.

En cuanto a las fundiciones tradicionales, en julio de 2006, TSMC afirmó que ningún cliente quería SOI, pero Chartered Semiconductor dedicó una fábrica completa a SOI.

Uso en aplicaciones de radiofrecuencia (RF) de alto rendimiento

En 1990, Peregrine Semiconductor comenzó a desarrollar una tecnología de proceso SOI utilizando un nodo CMOS estándar de 0,5 μm y un sustrato de zafiro mejorado. Su proceso patentado de silicio sobre zafiro (SOS) se usa ampliamente en aplicaciones de RF de alto rendimiento. Los beneficios intrínsecos del sustrato aislante de zafiro permiten un alto aislamiento, alta linealidad y tolerancia a descargas electrostáticas (ESD). Varias otras empresas también han aplicado la tecnología SOI a aplicaciones de RF exitosas en teléfonos inteligentes y radios celulares.

Uso en fotónica

Las obleas SOI se utilizan ampliamente en la fotónica de silicio . La capa de silicio cristalino sobre el aislante se puede utilizar para fabricar guías de ondas ópticas y otros dispositivos ópticos, pasivos o activos (por ejemplo, mediante implantaciones adecuadas). El aislante enterrado permite la propagación de la luz infrarroja en la capa de silicio sobre la base de la reflexión interna total. La superficie superior de las guías de ondas puede dejarse descubierta y expuesta al aire (por ejemplo, para aplicaciones de detección) o cubrirse con un revestimiento, típicamente hecho de sílice.

Desventajas

La principal desventaja de la tecnología SOI en comparación con la industria de semiconductores convencionales es un mayor costo de fabricación. A partir de 2012, solo IBM y AMD utilizaron SOI como base para procesadores de alto rendimiento y los otros fabricantes (Intel, TSMC, Global Foundries, etc.) utilizaron obleas de silicio convencionales para construir sus chips CMOS .

Mercado SOI

A partir de 2020, se proyectó que el mercado que utiliza el proceso SOI crecerá aproximadamente un 15% durante los próximos 5 años según el grupo Market Research Future.

Ver también

Referencias

enlaces externos

  • Consorcio de la industria SOI : un sitio con amplia información y educación para la tecnología SOI
  • Portal SOI IP : un motor de búsqueda para SOI IP
  • AMDboard : un sitio con amplia información sobre la tecnología SOI
  • Advanced Substrate News : un boletín informativo sobre la industria SOI, producido por Soitec
  • MIGAS '04 - La séptima sesión de la Escuela Internacional de Verano MIGAS sobre Microelectrónica Avanzada, dedicada a la tecnología y los dispositivos SOI
  • MIGAS '09 - 12ª sesión de la Escuela Internacional de Verano sobre Microelectrónica Avanzada: "Nanodispositivos de silicio sobre aisladores (SOI)"