FinFET - FinFET
Un transistor de efecto de campo de aleta ( FinFET ) es un dispositivo multigate , un MOSFET ( transistor de efecto de campo de semiconductor de óxido metálico ) construido sobre un sustrato donde la puerta se coloca en dos, tres o cuatro lados del canal o se envuelve alrededor el canal, formando una estructura de puerta doble o incluso múltiple. A estos dispositivos se les ha dado el nombre genérico de "FinFET" porque la región de origen / drenaje forma aletas en la superficie de silicio. Los dispositivos FinFET tienen tiempos de conmutación significativamente más rápidos y una densidad de corriente más alta que la tecnología plana CMOS (semiconductor de óxido de metal complementario).
FinFET es un tipo de transistor no plano o transistor "3D". Es la base para la fabricación de dispositivos semiconductores nanoelectrónicos modernos . Los microchips que utilizan puertas FinFET se comercializaron por primera vez en la primera mitad de la década de 2010 y se convirtieron en el diseño de puerta dominante en los nodos de proceso de 14 nm , 10 nm y 7 nm .
Es común que un solo transistor FinFET contenga varias aletas, dispuestas una al lado de la otra y todas cubiertas por la misma puerta, que actúan eléctricamente como una sola, para aumentar la fuerza y el rendimiento de la unidad.
Historia
Después de que Mohamed Atalla y Dawon Kahng de Bell Labs demostraran por primera vez el MOSFET en 1960, HR Farrah ( Bendix Corporation ) y RF Steinberg propusieron el concepto de un transistor de película delgada (TFT) de doble puerta en 1967. Gate MOSFET fue propuesto más tarde por Toshihiro Sekigawa del Laboratorio Electrotécnico (ETL) en una patente de 1980 que describe el transistor XMOS planar. Sekigawa fabricó el transistor XMOS con Yutaka Hayashi en el ETL en 1984. Demostraron que los efectos de canal corto pueden reducirse significativamente intercalando un dispositivo de silicio sobre aislante (SOI) completamente agotado entre dos electrodos de puerta conectados entre sí.
El primer tipo de transistor FinFET se llamó "Transistor de canal pobre empobrecido" o "DELTA", que fue fabricado por primera vez en Japón por Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto y Eiji Takeda del Laboratorio Central de Investigación Hitachi en 1989. La puerta del transistor puede cubrir y contactar eléctricamente la aleta del canal semiconductor tanto en la parte superior como en los lados o solo en los lados. El primero se llama transistor de tres puertas y el segundo , transistor de doble puerta . Opcionalmente, un transistor de doble puerta puede tener cada lado conectado a dos terminales o contactos diferentes. Esta variante se llama transistor dividido . Esto permite un control más refinado del funcionamiento del transistor.
El ingeniero indonesio Effendi Leobandung, mientras trabajaba en la Universidad de Minnesota , publicó un artículo con Stephen Y.Chou en la 54a Conferencia de Investigación de Dispositivos en 1996 que describe el beneficio de cortar un transistor CMOS ancho en muchos canales con ancho estrecho para mejorar el escalado y el aumento del dispositivo. corriente del dispositivo aumentando el ancho efectivo del dispositivo. Esta estructura es lo que parece un FinFET moderno. Aunque se sacrifica parte del ancho del dispositivo cortándolo en anchos estrechos, la conducción de la pared lateral de las aletas estrechas compensa con creces la pérdida de las aletas altas. El dispositivo tenía un ancho de canal de 35 nm y una longitud de canal de 70 nm .
El potencial de la investigación de Digh Hisamoto sobre transistores DELTA llamó la atención de la Agencia de Proyectos de Investigación Avanzada de Defensa (DARPA), que en 1997 otorgó un contrato a un grupo de investigación en UC Berkeley para desarrollar un transistor submicrónico profundo basado en tecnología DELTA. El grupo fue dirigido por Hisamoto junto con TSMC 's Chenming Hu . El equipo logró los siguientes avances entre 1998 y 2004.
- 1998 - FinFET de canal N ( 17 nm ) - Digh Hisamoto, Chenming Hu, Tsu-Jae King Liu , Jeffrey Bokor, Wen-Chin Lee, Jakub Kedzierski, Erik Anderson, Hideki Takeuchi, Kazuya Asano
- 1999 - Canal P FinFET ( sub-50 nm ) - Digh Hisamoto, Chenming Hu, Xuejue Huang, Wen-Chin Lee, Charles Kuo, Leland Chang, Jakub Kedzierski, Erik Anderson, Hideki Takeuchi
- 2001 - 15 nm FinFET - Chenming Hu, Yang-Kyu Choi, Nick Lindert, P. Xuan, S. Tang, D. Ha, Erik Anderson, Tsu-Jae King Liu, Jeffrey Bokor
- 2002 - FinFET de 10 nm - Shbly Ahmed, Scott Bell, Cyrus Tabery, Jeffrey Bokor, David Kyser, Chenming Hu, Tsu-Jae King Liu, Bin Yu, Leland Chang
- 2004 - FinFET de puerta de metal / alto κ - D. Ha, Hideki Takeuchi, Yang ‐ Kyu Choi, Tsu-Jae King Liu, W. Bai, D.‐L. Kwong, A. Agarwal, M. Ameen
Ellos acuñaron el término "FinFET" (transistor de efecto de campo de aletas) en un artículo de diciembre de 2000, utilizado para describir un transistor de doble puerta no plano construido sobre un sustrato SOI.
En 2006, un equipo de investigadores coreanos del Instituto Avanzado de Ciencia y Tecnología de Corea (KAIST) y el Centro Nacional Nano Fab desarrollaron un transistor de 3 nm , el dispositivo nanoelectrónico más pequeño del mundo , basado en la tecnología FinFET gate-all-around (GAA). . En 2011, los investigadores de la Universidad de Rice, Masoud Rostami y Kartik Mohanram, demostraron que los FinFET pueden tener dos puertas eléctricamente independientes, lo que brinda a los diseñadores de circuitos más flexibilidad para diseñar con puertas eficientes y de bajo consumo.
Comercialización
El primer transistor de 25 nanómetros de la industria que funciona con solo 0,7 voltios fue demostrado en diciembre de 2002 por TSMC . El diseño "Omega FinFET", que lleva el nombre de la similitud entre la letra griega " Omega " y la forma en la que la compuerta envuelve la estructura de fuente / drenaje, tiene un retardo de compuerta de solo 0.39 picosegundos (ps) para el transistor tipo N y 0,88 ps para el tipo P.
En 2004, Samsung demostró un diseño "Bulk FinFET", que hizo posible la producción masiva de dispositivos FinFET. Demostraron memoria dinámica de acceso aleatorio ( DRAM ) fabricada con un proceso Bulk FinFET de 90 nm .
En 2011, Intel demostró transistores de tres puertas , donde la puerta rodea el canal en tres lados, lo que permite una mayor eficiencia energética y un menor retardo de la puerta, y por lo tanto un mayor rendimiento, en comparación con los transistores planos.
Los chips producidos comercialmente a 22 nm e inferiores generalmente han utilizado diseños de compuertas FinFET (pero existen procesos planos hasta 18 nm, con 12 nm en desarrollo). La variante de tres puertas de Intel se anunció a 22 nm en 2011 para su microarquitectura Ivy Bridge . Estos dispositivos se enviaron a partir de 2012. A partir de 2014, a 14 nm (o 16 nm) las principales fundiciones (TSMC, Samsung, GlobalFoundries ) utilizaron diseños FinFET.
En 2013, SK Hynix comenzó la producción en masa comercial de un proceso de 16 nm , TSMC comenzó la producción de un proceso FinFET de 16 nm y Samsung Electronics comenzó la producción de un proceso de 10 nm . TSMC comenzó la producción de un proceso de 7 nm en 2017 y Samsung comenzó la producción de un proceso de 5 nm en 2018. En 2019, Samsung anunció planes para la producción comercial de un proceso GAAFET de 3 nm para 2021.
La producción comercial de memoria semiconductora nanoelectrónica FinFET comenzó en la década de 2010. En 2013, SK Hynix comenzó la producción en masa de memoria flash NAND de 16 nm y Samsung Electronics comenzó la producción de memoria flash NAND de celda multinivel (MLC) de 10 nm . En 2017, TSMC comenzó la producción de memoria SRAM utilizando un proceso de 7 nm.