BRAZO Cortex-A77 - ARM Cortex-A77
Información general | |
---|---|
Lanzado | 2019 |
Diseñada por | ARM Holdings |
Max. Frecuencia de reloj de la CPU | a 3,0 GHz en teléfonos y 3,3 GHz en tabletas / portátiles |
Cache | |
Caché L1 | 128 KiB (64 KiB I-cache con paridad, 64 KiB D-cache) por núcleo |
Caché L2 | 256–512 KiB |
Caché L3 | 1–4 MiB |
Arquitectura y clasificación | |
Arquitectura | ARMv8-A |
Microarquitectura | BRAZO Cortex-A77 |
Conjunto de instrucciones | ARMv8-A |
Extensiones | |
Especificaciones físicas | |
Núcleos | |
Productos, modelos, variantes | |
Nombre (s) de código de producto | |
Historia | |
Predecesor | BRAZO Cortex-A76 |
Sucesor | BRAZO Cortex-A78 , BRAZO Cortex-X1 |
El ARM Cortex-A77 es una microarquitectura que implementa el conjunto de instrucciones ARMv8.2-A de 64 bits diseñado por el centro de diseño de ARM Holdings en Austin . ARM anunció un aumento del 23% y 35% en el rendimiento de puntos enteros y flotantes, respectivamente. El ancho de banda de la memoria aumentó un 15% en relación con el A76.
Diseño
El Cortex-A77 es el sucesor del Cortex-A76 . El Cortex-A77 es un 4-amplia decodificación fuera de orden superescalar diseño con un nuevo 1.5K macro-OP (MOPS) caché. Puede buscar 4 instrucciones y 6 Mops por ciclo. Y cambie el nombre y envíe 6 Mops y 13 µops por ciclo. El tamaño de la ventana fuera de orden se ha aumentado a 160 entradas. El backend son 12 puertos de ejecución con un aumento del 50% sobre Cortex-A76. Tiene una profundidad de tubería de 13 etapas y las latencias de ejecución de 10 etapas.
Hay seis tuberías en el clúster de enteros: un aumento de dos tuberías de enteros adicionales de Cortex-A76. Uno de los cambios de Cortex-A76 es la unificación de las colas de problemas. Anteriormente, cada canal tenía su propia cola de problemas. En Cortex-A77, ahora hay una única cola de problemas unificada que mejora la eficiencia. Cortex-A77 agregó una cuarta ALU matemática general nueva con operaciones matemáticas simples típicas de 1 ciclo y algunas operaciones más complejas de 2 ciclos. En total, hay tres ALU simples que realizan operaciones de procesamiento de datos lógicos y aritméticos y un cuarto puerto que tiene soporte para aritmética compleja (por ejemplo, MAC, DIV). Cortex-A77 también agregó una segunda rama ALU, duplicando el rendimiento de las ramas.
Hay dos canalizaciones de ejecución ASIMD / FP. Esto no ha cambiado desde Cortex-A76. Lo que sí cambió son las colas de problemas. Al igual que con el clúster de enteros, el clúster ASIMD ahora presenta una cola de problemas unificada para ambas canalizaciones, lo que mejora la eficiencia. Al igual que con Cortex-A76, los ASIMD en Cortex-A77 tienen un ancho de 128 bits y pueden realizar 2 operaciones de doble precisión, 4 operaciones de precisión simple, 8 de precisión media o 16 operaciones de enteros de 8 bits. Esas canalizaciones también pueden ejecutar las instrucciones criptográficas si la extensión es compatible (no se ofrece de forma predeterminada y requiere una licencia adicional de Arm). Cortex-A77 agregó una segunda unidad AES para mejorar el rendimiento de las operaciones de criptografía.
ROB más grande, hasta 160 entradas, hasta 128, agregar nueva caché L0 MOP, puede hasta 1536 entradas.
Los soportes centrales sin privilegios aplicaciones de 32 bits, pero las aplicaciones privilegiadas deben utilizar el 64-bit ARMv8-A ISA . También admite instrucciones de adquisición de carga (LDAPR) ( ARMv8.3-A ), instrucciones de producto de punto ( ARMv8.4-A ) e instrucciones de bit PSTATE Speculative Store Bypass Safe (SSBS) ( ARMv8.5-A ).
El Cortex-A77 es compatible con la tecnología DynamIQ de ARM y se espera que se utilice como núcleos de alto rendimiento en combinación con núcleos de eficiencia energética Cortex-A55 .
Cambios de arquitectura en comparación con ARM Cortex-A76
-
Interfaz
-
Predicción de rama
- Mejor precisión
- Ventana de fuga de hasta 64B (desde 32B)
- Aumente la capacidad de L1 BRB, hasta 64 entradas (desde 16 entradas)
- Aumente la capacidad de BTB, hasta 8K-entrada (desde 6K-entrada)
- Prefetcher mejorado
- Agregar nueva caché L0 Macro-op
- Búsqueda de instrucciones más amplia , hasta 6 instrucciones / ciclo (desde 4 instrucciones / ciclo)
-
Predicción de rama
-
Motor de ejecución
- Búsqueda de instrucciones más amplia , hasta 6 instrucciones / ciclo (desde 4 instrucciones / ciclo)
- Búfer de reorden más grande , hasta 160 entradas (desde 128 entradas)
- Despacho más amplio, uo a 10 vías, (de 8 vías)
- Problema más amplio, hasta 12 vías (desde 8 vías)
Licencia
El Cortex-A77 está disponible como núcleo SIP para los licenciatarios, y su diseño lo hace adecuado para la integración con otros núcleos SIP (por ejemplo , GPU , controlador de pantalla , DSP , procesador de imágenes , etc.) en un dado que constituye un sistema en un chip (SoC ).
Uso
El Samsung Exynos 980 se presentó en septiembre de 2019 como el primer SoC en utilizar la microarquitectura Cortex-A77. Esto fue seguido más tarde por una variante de gama baja Exynos 880 en mayo de 2020. Los SoC MediaTek Dimensity 1000, 1000L y 1000+ también utilizan la microarquitectura Coretex-A77. Los derivados con los nombres de Kryo 585 , Kryo 570 y Kryo 560 , se utilizan en Snapdragon 865 , 750G y 690 respectivamente.
Ver también
- ARM Cortex-A76 , predecesor
- ARM Cortex-A78 , sucesor
- Comparación de núcleos ARMv8-A , familia ARMv8