BRAZO Cortex-A78 - ARM Cortex-A78

BRAZO Cortex-A78
Información general
Lanzado 2020
Diseñada por ARM Ltd.
Max. Frecuencia de reloj de la CPU a 3,0 GHz en teléfonos y 3,3 GHz en tabletas / portátiles 
Cache
Caché L1 32–64 KB (paridad)
Caché L2 256–512 (ECC L2 privada) KiB
Caché L3 Opcional, 512 KB a 4 MB (hasta 8 MB) con Cortex-X1
Arquitectura y clasificación
Arquitectura ARMv8-A
Microarquitectura BRAZO Cortex-A78
Conjunto de instrucciones ARMv8-A
Extensiones
Especificaciones físicas
Núcleos
Productos, modelos, variantes
Nombre (s) de código de producto
Variante (s)
Historia
Predecesor BRAZO Cortex-A77
Sucesor BRAZO Cortex-A710

El procesador ARM Cortex-A78 es una microarquitectura de la aplicación de la ARMv8.2-A de 64 bits conjunto de instrucciones diseñado por ARM Ltd. 's Austin central, listo para ser distribuido entre los de gama alta de dispositivos en 2020-2021.

Diseño

El ARM Cortex-A78 es el sucesor del ARM Cortex-A77 . Se puede emparejar con las CPU ARM Cortex-X1 y / o ARM Cortex-A55 en una configuración DynamIQ para ofrecer rendimiento y eficiencia. El procesador también reclama hasta un 50% de ahorro de energía con respecto a su predecesor.

El Cortex-A78 es un 4-amplia decodificación fuera de orden superescalar diseño con un 1.5K macro-OP (MOPS) caché. Puede buscar 4 instrucciones y 6 mopas por ciclo. Y cambie el nombre y envíe 6 Mops y 13 µops por ciclo. El tamaño de la ventana fuera de orden es de 160 entradas. Y el backend tiene 13 puertos de ejecución con una profundidad de canalización de 13 etapas y las latencias de ejecución constan de 10 etapas.

El procesador se basa en una hoja de ruta estándar de Cortex-A y ofrece un conjunto de chips de 2,1 GHz ( 5 nm ) que lo hace mejor que su predecesor de las siguientes formas:

  • 7% mejor rendimiento
  • 4% menor consumo de energía
  • 5% más pequeño, lo que significa un 15% más de área de servicio para un clúster de cuatro núcleos, GPU adicional , NPU

También hay una escalabilidad extendida con soporte adicional de Dynamic Shared Unit para DynamIQ en el chipset. Una caché L1 más pequeña de 32 KB de la configuración de caché L1 de 64 KB es opcional. Para compensar esta memoria L1 más pequeña, el predictor de rama es mejor para cubrir patrones de búsqueda irregulares y es capaz de seguir dos ramas tomadas por ciclo, lo que resulta en menos pérdidas de caché L1 y ayuda a ocultar las burbujas de la tubería para mantener el núcleo bien abastecido. La tubería es un ciclo más larga en comparación con el A77, lo que asegura que el A78 alcance un objetivo de frecuencia de reloj de alrededor de 3 GHz. El A78 tiene un diseño de 6 instrucciones por ciclo.

ARM también introdujo una segunda unidad de multiplicación de enteros en la unidad de ejecución y una unidad de generación de direcciones (AGU) de carga adicional para aumentar la carga de datos y el ancho de banda en un 50%. Otras optimizaciones del conjunto de chips incluyen instrucciones fusionadas y mejoras de eficiencia en los programadores de instrucciones, estructuras de cambio de nombre de registros y el búfer de reorden .

La caché L2 está disponible hasta 512 KB y tiene el doble de ancho de banda para maximizar el rendimiento, mientras que la caché L3 compartida está disponible hasta 4 MB, el doble que las generaciones anteriores. Una unidad dinámica compartida (DSU) también permite una configuración de 8 MB con el ARM Cortex-X1 .

Licencia

El Cortex-A78 está disponible como un núcleo SIP para los licenciatarios, mientras que su diseño lo hace adecuado para la integración con otros núcleos SIP (por ejemplo , GPU , controlador de pantalla , DSP , procesador de imágenes , etc.) en un dado que constituye un sistema en un chip (SoC ).

Uso

El Cortex-A78 se utilizó por primera vez en los SoC Samsung Exynos 1080 y 2100, presentados en noviembre y diciembre de 2020 respectivamente. El núcleo Kryo 680 Gold personalizado utilizado en el Snapdragon 888 SoC se basa en la microarquitectura Cortex-A78.

Ver también

Referencias