Stanford MIPS - Stanford MIPS

MIPS , un acrónimo de Microprocessor without Interlocked Pipeline Stages , fue un proyecto de investigación realizado por John L. Hennessy en la Universidad de Stanford entre 1981 y 1984. MIPS investigó un tipo de arquitectura de conjunto de instrucciones (ISA) ahora llamado Ordenador de conjunto de instrucciones reducido (RISC), su implementación como microprocesador con tecnología de semiconductores de integración a muy gran escala (VLSI) , y la explotación efectiva de arquitecturas RISC con compiladores optimizadores . MIPS, junto con IBM 801 y Berkeley RISC , fueron los tres proyectos de investigación que fueron pioneros y popularizaron la tecnología RISC a mediados de la década de 1980. En reconocimiento al impacto de MIPS en la informática, Hennessey recibió la medalla IEEE John von Neumann en 2000 por parte de IEEE (compartida con David A. Patterson ), el premio Eckert-Mauchly en 2001 por la Asociación de Maquinaria de Computación , el Seymour Cray. Computer Engineering Award en 2001 por la IEEE Computer Society y, nuevamente con David Patterson, el Turing Award en 2017 por la ACM.

El proyecto se inició en 1981 en respuesta a informes de proyectos similares en IBM (el 801 ) y la Universidad de California, Berkeley (el RISC ). Hennessy y sus estudiantes graduados llevaron a cabo MIPS hasta su conclusión en 1984. Hennessey fundó MIPS Computer Systems en el mismo año para comercializar la tecnología desarrollada por el proyecto. En 1985, MIPS Computer Systems anunció un nuevo ISA, también llamado MIPS , y su primera implementación, el microprocesador R2000 . El MIPS ISA comercial y sus implementaciones pasaron a ser ampliamente utilizados, apareciendo en computadoras integradas, computadoras personales, estaciones de trabajo, servidores y supercomputadoras. En mayo de 2017, el MIPS ISA comercial es propiedad de Imagination Technologies y se utiliza principalmente en computadoras integradas. A fines de la década de 1980, Hennessy en Stanford llevó a cabo un proyecto de seguimiento llamado MIPS-X .

El MIPS ISA se basó en una palabra de 32 bits. Admite direccionamiento de 32 bits y se direcciona por palabra. Era una arquitectura de carga / almacenamiento: todas las referencias a la memoria usaban instrucciones de carga y almacenamiento que copiaban datos entre la memoria principal y 32 registros de propósito general (GPR). Todas las demás instrucciones, como la aritmética de números enteros, operaban en los GPR. Poseía un conjunto de instrucciones básico que constaba de instrucciones para controlar el flujo , aritmética de números enteros y operaciones lógicas. Para minimizar las paradas de la tubería, todas las instrucciones, excepto las de carga y almacenamiento, debían ejecutarse en un ciclo de reloj . No había instrucciones para la multiplicación o división de enteros, ni operaciones para números de coma flotante . La arquitectura expuso todos los peligros causados ​​por la tubería de cinco etapas con ranuras de retardo . El compilador programó las instrucciones para evitar peligros que resulten en cálculos incorrectos y al mismo tiempo garantizar que el código generado minimice el tiempo de ejecución. Las instrucciones MIPS tienen una longitud de 16 o 32 bits. La decisión de exponer todos los peligros fue motivada por el deseo de maximizar el rendimiento minimizando las rutas críticas, que alargaron los circuitos de interbloqueo. Las instrucciones se empaquetaron en palabras de instrucción de 32 bits (ya que MIPS se direcciona por palabra). Una palabra de instrucción de 32 bits podría contener dos operaciones de 16 bits. Estos se incluyeron para reducir el tamaño del código de máquina. El microprocesador MIPS se implementó en lógica NMOS .

Referencias

• Tanenbaum, Andrew S (1990). Organización informática estructurada (5 ed.). Bibcode : 1990sco..book ..... T .
• Stallings, William. Organización y Arquitectura de Computadoras: Diseño para el Desempeño (9 ed.).
• Tabak, Daniel (1987). Arquitectura RISC . Prensa de Estudios de Investigación. págs. 60–68.