NetBurst (microarquitectura) - NetBurst (microarchitecture)
| Información general | |
|---|---|
| Lanzado | 20 de noviembre de 2000 |
| Actuación | |
| Max. Frecuencia de reloj de la CPU | 267 MHz a 3,8 GHz |
| Velocidades FSB | 400 MT / sa 1066 MT / s |
| Cache | |
| Caché L1 | 8 KB a 16 KB por núcleo |
| Caché L2 | 128 KB a 2048 KB |
| Caché L3 | 4 MB a 16 MB compartidos |
| Arquitectura y clasificación | |
| Arquitectura | NetBurst x86 |
| Instrucciones | x86 , x86-64 (algunos) |
| Extensiones | |
| Especificaciones físicas | |
| Transistores | |
| Núcleos | |
| Enchufe (s) | |
| Productos, modelos, variantes | |
| Modelo (s) | |
| Historia | |
| Predecesor | P6 |
| Sucesor |
Intel Core P7 Itanium ( IA-64 ) |
La microarquitectura NetBurst , llamada P68 dentro de Intel , fue la sucesora de la microarquitectura P6 en la familia x86 de unidades de procesamiento central (CPU) fabricadas por Intel. La primera CPU en utilizar esta arquitectura fue la Pentium 4 de núcleo Willamette , lanzada el 20 de noviembre de 2000 y la primera de las CPU Pentium 4 ; todas las variantes posteriores de Pentium 4 y Pentium D también se han basado en NetBurst. A mediados de 2004, Intel lanzó el núcleo Foster , que también estaba basado en NetBurst, cambiando así las CPU Xeon a la nueva arquitectura. Las CPU Celeron basadas en Pentium 4 también utilizan la arquitectura NetBurst.
NetBurst fue reemplazado por la microarquitectura Core basada en P6, lanzada en julio de 2006.
Tecnología
La microarquitectura de NetBurst incluye características como Hyper-Threading , Hyper Pipelined Technology , Rapid Execution Engine , Execution Trace Cache y sistema de reproducción que se introdujeron por primera vez en esta microarquitectura en particular, y algunas nunca volvieron a aparecer después.
Hyper-threading
Hyper-threading es la implementación de subprocesos múltiples simultáneos (SMT) patentada de Intel que se utiliza para mejorar la paralelización de los cálculos (realizar múltiples tareas a la vez) realizados en microprocesadores x86. Intel lo introdujo con procesadores NetBurst en 2002. Posteriormente Intel lo reintrodujo en la microarquitectura Nehalem después de su ausencia en el Core 2.
Bus frontal con bombeo cuádruple
Los núcleos Northwood y Willamette cuentan con un bus frontal externo (FSB) que se ejecuta a 100 MHz y transfiere cuatro bits por ciclo de reloj, por lo que tiene una velocidad efectiva de 400 MHz. Las revisiones posteriores del núcleo Northwood, junto con el núcleo Prescott ( y sus derivados ) tienen un bus frontal efectivo de 800 MHz (bombeo cuádruple de 200 MHz). [1]
Tecnología Hyper-Pipelined
Los núcleos de Wilamette y Northwood contienen un canal de instrucción de 20 etapas . Este es un aumento significativo en el número de etapas en comparación con el Pentium III, que tenía solo 10 etapas en su cartera. El núcleo de Prescott aumentó la longitud de la tubería a 31 etapas. Un inconveniente de las tuberías más largas es el aumento en el número de etapas que deben remontarse en caso de que la predicción de la rama sea errónea, lo que aumenta la penalización de dicha predicción errónea. Para abordar este problema, Intel diseñó el motor de ejecución rápida y ha invertido mucho en su tecnología de predicción de sucursales, que según Intel reduce las predicciones erróneas de sucursales en un 33% en comparación con Pentium III . En realidad, la tubería más larga resultó en una reducción de la eficiencia a través de un menor número de instrucciones por reloj (IPC) ejecutadas, ya que no se pudieron alcanzar velocidades de reloj lo suficientemente altas para compensar la pérdida de rendimiento debido a un aumento mayor de lo esperado en el consumo de energía y el calor.
Motor de ejecución rápida
Con esta tecnología, las dos unidades lógicas aritméticas (ALU) en el núcleo de la CPU tienen doble bombeo, lo que significa que en realidad operan al doble de la frecuencia de reloj del núcleo. Por ejemplo, en un procesador de 3,8 GHz, las ALU funcionarán efectivamente a 7,6 GHz. La razón detrás de esto es, en general, compensar el bajo recuento de IPC; además, esto mejora considerablemente el rendimiento entero de la CPU. Intel también reemplazó la palanca de cambios de barril de alta velocidad con una unidad de ejecución de cambio / rotación que opera a la misma frecuencia que el núcleo de la CPU. La desventaja es que ciertas instrucciones ahora son mucho más lentas (relativa y absolutamente) que antes, lo que dificulta la optimización para múltiples CPU de destino. Un ejemplo son las operaciones de cambio y rotación, que adolecen de la falta de una palanca de cambios de barril que estaba presente en todas las CPU x86 comenzando con el i386, incluido el procesador principal de la competencia, Athlon .
Caché de seguimiento de ejecución
Dentro de la caché L1 de la CPU, Intel incorporó su caché de seguimiento de ejecución. Almacena microoperaciones decodificadas , de modo que al ejecutar una nueva instrucción, en lugar de recuperar y decodificar la instrucción nuevamente, la CPU accede directamente a las microoperaciones decodificadas desde la caché de seguimiento, lo que ahorra un tiempo considerable. Además, las microoperaciones se almacenan en caché en su ruta de ejecución prevista, lo que significa que cuando la CPU extrae instrucciones de la caché, ya están presentes en el orden correcto de ejecución. Más tarde, Intel introdujo un concepto similar pero más simple con Sandy Bridge llamado caché de microoperaciones (caché UOP).
Sistema de repetición
El sistema de reproducción es un subsistema dentro del procesador Intel Pentium 4 para detectar operaciones que el programador del procesador ha enviado por error para su ejecución. Las operaciones capturadas por el sistema de reproducción se vuelven a ejecutar en un bucle hasta que se cumplen las condiciones necesarias para su correcta ejecución.
Sugerencias de predicción de ramas
La arquitectura Intel NetBurst permite insertar sugerencias de predicción de rama en el código para indicar si la predicción estática debe tomarse o no, mientras que esta función se abandonó en los procesadores Intel posteriores. Según Intel, el algoritmo de predicción de ramas de NetBurst es un 33% mejor que el de P6.
Problemas de ampliación
A pesar de estas mejoras, la arquitectura NetBurst creó obstáculos para los ingenieros que intentaban aumentar su rendimiento. Con esta microarquitectura, Intel buscaba alcanzar velocidades de reloj de 10 GHz, pero debido al aumento de las velocidades de reloj, Intel enfrentó crecientes problemas para mantener la disipación de energía dentro de límites aceptables. Intel alcanzó una barrera de velocidad de 3.8 GHz en noviembre de 2004, pero encontró problemas al intentar lograr incluso eso. Intel NetBurst abandonó en 2006 después de los problemas de calor se convirtió en inaceptable y después desarrollaron la microarquitectura Core , inspirado en el núcleo P6 del Pentium Pro a la Tualatin Pentium III -S, y más directamente el Pentium M .
Revisiones
| Revisión | Marca (s) del procesador | Etapas del pipeline |
|---|---|---|
| Willamette (180 millas náuticas) | Celeron, Pentium 4 | 20 |
| Northwood (130 millas náuticas) | Celeron, Pentium 4, Pentium 4 HT | 20 |
| Gallatin (130 nm) | Pentium 4 HT Extreme Edition, Xeon | 20 |
| Prescott (90 millas náuticas) | Celeron D, Pentium 4, Pentium 4 HT, Pentium 4 Extreme Edition |
31 |
| Molino de cedro (65 nm) | Celeron D, Pentium 4 | 31 |
| Smithfield (90 millas náuticas) | Pentium D | 31 |
| Presler (65 nm) | Pentium D | 31 |
Intel reemplazó el núcleo original de Willamette con una versión rediseñada de la microarquitectura NetBurst llamada Northwood en enero de 2002. El diseño de Northwood combinó un mayor tamaño de caché, un proceso de fabricación más pequeño de 130 nm e Hyper-threading (aunque inicialmente todos los modelos excepto el modelo de 3.06 GHz tenía esta función desactivada) para producir una versión más moderna y de mayor rendimiento de la microarquitectura NetBurst.
En febrero de 2004, Intel presentó Prescott , una revisión más radical de la microarquitectura. El núcleo de Prescott se produjo en un proceso de 90 nm e incluyó varios cambios de diseño importantes, incluida la adición de una caché aún más grande (de 512 KB en Northwood a 1 MB y 2 MB en Prescott 2M), una línea de instrucciones mucho más profunda (31 etapas en comparación con 20 en Northwood ), un predictor de rama muy mejorado , la introducción de las instrucciones SSE3 y, más tarde, la implementación de Intel 64, la marca de Intel para su implementación compatible de la versión x86-64 de 64 bits de la microarquitectura x86 (al igual que con el hyper-threading, todos los chips Pentium 4 HT de la marca Prescott tienen hardware para admitir esta función, pero inicialmente solo se habilitó en los procesadores Xeon de gama alta , antes de ser introducido oficialmente en los procesadores con la marca Pentium ). El consumo de energía y la disipación de calor también se convirtieron en problemas importantes con Prescott , que rápidamente se convirtió en los procesadores Intel x86 y x86-64 de un solo núcleo de mayor rendimiento y mayor consumo de energía. Los problemas de energía y calor impidieron que Intel lanzara un Prescott con frecuencia superior a 3.8 GHz, junto con una versión móvil del núcleo con frecuencia superior a 3.46 GHz.
Intel también lanzó un procesador de doble núcleo basado en la marca de microarquitectura NetBurst Pentium D. El primer núcleo Pentium D recibió el nombre en código Smithfield , que en realidad son dos núcleos Prescott en un solo dado, y más tarde Presler , que consta de dos núcleos Cedar Mill en dos matrices separadas ( Cedar Mill es la matriz de encogimiento de 65 nm de Prescott ).
Mapa vial
Sucesor
Intel tenía sucesores basados en Netburst en desarrollo llamados Tejas y Jayhawk con entre 40 y 50 etapas de pipeline, pero finalmente decidió reemplazar NetBurst con la microarquitectura Core , lanzada en julio de 2006; estos sucesores se derivaron más directamente del Pentium Pro de 1995 ( microarquitectura P6 ). El 8 de agosto de 2008 marcó el final de los procesadores basados en Intel NetBurst. El motivo del abandono de NetBurst fueron los graves problemas de calor causados por las altas velocidades de reloj. Si bien algunos procesadores basados en Core y Nehalem tienen TDP más altos , la mayoría de los procesadores son multinúcleo, por lo que cada núcleo emite una fracción del TDP máximo, y los procesadores de un solo núcleo basados en Core con la frecuencia más alta emiten un máximo de 27 W de calor. Los procesadores Pentium 4 de escritorio con velocidad más rápida (un solo núcleo) tenían un TDP de 115 W, en comparación con los 88 W de las versiones móviles con velocidad más rápida. Aunque, con la introducción de nuevas versiones, los TDP para algunos modelos finalmente se redujeron.
La microarquitectura Nehalem, la sucesora de la microarquitectura Core, se suponía que era una evolución de NetBurst según las hojas de ruta de Intel que se remontan al año 2000. Pero debido al abandono de NetBurst, Nehalem es ahora un proyecto completamente diferente, pero tiene algunas similitudes con NetBurst. Nehalem reimplementa la tecnología Hyper-Threading introducida por primera vez en el núcleo Northwood de 3,06 GHz de Pentium 4. Nehalem también implementa una caché L3 en los procesadores basados en ella. Para una implementación de procesador de consumo, se utilizó por primera vez una caché L3 en el núcleo Gallatin de Pentium 4 Extreme Edition, pero extrañamente faltaba en el núcleo Prescott 2M de la misma marca.
Chips basados en NetBurst
- Celeron (NetBurst)
- Celeron D
- Pentium 4
- Pentium 4 Extreme Edition
- Pentium D
- Pentium Extreme Edition
- Xeon , desde 2001 hasta 2006
Ver también
- Mito de los megahercios
- Lista de microarquitecturas de CPU Intel
- Lista de microprocesadores Intel Celeron
- Lista de microprocesadores Intel Pentium 4
- Lista de microprocesadores Intel Pentium D
- Lista de microprocesadores Intel Xeon
- Modelo tic-tac