Idioma de verificación de hardware - Hardware verification language
Un lenguaje de verificación de hardware , o HVL , es un lenguaje de programación que se utiliza para verificar los diseños de circuitos electrónicos escritos en un lenguaje de descripción de hardware . Los HVL suelen incluir características de un lenguaje de programación de alto nivel como C ++ o Java , así como características para una fácil manipulación a nivel de bits similares a las que se encuentran en HDL . Muchos HVL proporcionarán generación de estímulos aleatorios restringidos y construcciones de cobertura funcional para ayudar con la verificación compleja del hardware.
SystemVerilog , OpenVera , e y SystemC son los HVL más utilizados. SystemVerilog intenta combinar construcciones HDL y HVL en un solo estándar.
Ver también
Referencias
enlaces externos
Este artículo relacionado con el lenguaje de programación es un código auxiliar . Puedes ayudar a Wikipedia expandiéndolo . |