Lógica en modo actual - Current-mode logic
La lógica de modo actual ( CML ), o lógica de acoplamiento de fuente ( SCL ), es un estilo de diseño digital que se utiliza tanto para puertas lógicas como para señalización digital de datos digitales a nivel de placa .
El principio básico de CML es que la corriente de un generador de corriente constante se dirige entre dos caminos alternativos dependiendo de si se está representando un cero lógico o uno lógico. Normalmente, el generador está conectado a las dos fuentes de un par de FET diferenciales, siendo las dos rutas sus dos drenajes. Los equivalentes bipolares operan de la misma manera, y la salida se toma de los colectores de los transistores BJT.
Como interconexión diferencial a nivel de PCB, está diseñada para transmitir datos a velocidades entre 312,5 Mbit / sy 3,125 Gbit / s a través de placas de circuito impreso estándar .
La transmisión es de punto a punto, unidireccional y generalmente termina en el destino con resistencias de 50 Ω a V cc en ambas líneas diferenciales. CML se utiliza con frecuencia en interfaces para componentes de fibra óptica. La principal diferencia entre CML y ECL como tecnología de enlace es la impedancia de salida de la etapa del controlador: el seguidor del emisor de ECL tiene una baja resistencia de alrededor de 5 ohmios, mientras que CML se conecta a los drenajes de los transistores impulsores, que tienen una alta impedancia, y así la impedancia de la red pull up / down (típicamente 50 ohm resistiva) es la impedancia de salida efectiva. Tener una impedancia de excitación más cercana a la impedancia característica de la línea excitada reduce en gran medida los timbres indeseables.
Las señales CML también se han encontrado útiles para conexiones entre módulos. CML es la capa física utilizada en los enlaces de video DVI y HDMI , las interfaces entre un controlador de pantalla y un monitor.
Además, CML se ha utilizado ampliamente en sistemas integrados de alta velocidad, como sistemas de telecomunicaciones como: transceptores de datos en serie, sintetizadores de frecuencia.
Operación
El funcionamiento rápido de los circuitos CML se debe principalmente a su menor oscilación de voltaje de salida en comparación con los circuitos CMOS estáticos , así como a la conmutación de corriente muy rápida que tiene lugar en los transistores de par diferencial de entrada. Uno de los requisitos principales de un circuito lógico en modo de corriente es que el transistor de polarización de corriente debe permanecer en la región de saturación para mantener una corriente constante.
Ultra baja potencia
Recientemente, CML se ha utilizado en aplicaciones de energía ultrabaja. Los estudios muestran que, si bien la corriente de fuga en los circuitos CMOS estáticos convencionales se está convirtiendo en un gran desafío para reducir la disipación de energía, un buen control del consumo de corriente de CML los convierte en un muy buen candidato para un uso de energía extremadamente bajo. Llamado subumbral CML o subumbral fuente acoplada lógica (STSCL), el consumo de corriente de cada puerta se puede reducir a unas pocas decenas de picoamperios.
Ver también
- Señalización diferencial de bajo voltaje (LVDS) Un estándar diferencial que se utiliza principalmente para señales entre módulos.
- Lógica acoplada a emisor con referencia positiva , un estándar de señalización diferencial para comunicaciones entre módulos de alta velocidad
Referencias
- Nivel de interfaz del sistema 5 (SxI-5): Características eléctricas comunes para interfaces paralelas de 2.488 - 3.125 Gbit / s. OIF , octubre de 2002.
- TFI-5: Acuerdo de implementación de la interfaz TDM Fabric to Framer. OIF, 16 de septiembre de 2003
- Introducción a LVDS, PECL y CML, Maxim, http://pdfserv.maxim-ic.com/en/an/AN291.pdf
- http://www.ee.iitm.ac.in/~nagendra/videolectures/doku.php?id=ee685:start
- Interfaz entre LVPECL, VML, cml y niveles LVDS, http://focus.ti.com/lit/an/slla120/slla120.pdf
- Para obtener más detalles sobre la automatización del diseño y el diseño de baja potencia de los circuitos CML, consulte: http://lsm.epfl.ch
enlaces externos
- JESD204B - un estándar JEDEC para la interfaz de datos en serie - Analog Devices
- Descripción general de JESD204B (diapositivas) - Texas Instruments