AMD K5 - AMD K5

K5
AMD K5 PR166 Front.jpg
Un microprocesador AMD K5 PR166
Información general
Lanzado 27 de marzo de 1996 (SSA / 5)
7 de octubre de 1996 (5k86)
Rendimiento
Max. Frecuencia de reloj de la CPU 75 MHz a 133 MHz
Velocidades FSB 50 MHz a 66 MHz
Cache
Caché L1 8 KB + 16 KB
(datos + instrucciones)
Arquitectura y clasificación
Microarquitectura K5
Conjunto de instrucciones IA-32 / x86
Especificaciones físicas
Núcleos
Enchufe (s)
Productos, modelos, variantes
Modelo (s)
Historia
Predecesor Am5x86
Sucesor K6

El K5 es el primer procesador x86 de AMD desarrollado íntegramente de forma interna. Introducido en marzo de 1996, su principal competencia fue el microprocesador Pentium de Intel . El K5 era un diseño ambicioso, más cercano a un Pentium Pro que a un Pentium en cuanto a soluciones técnicas y arquitectura interna. Sin embargo, el producto final estaba más cerca del Pentium en cuanto a rendimiento, aunque más rápido en comparación con el Pentium.

Detalles técnicos

Diagrama del núcleo K5

El K5 se basó en una arquitectura interna de procesador RISC 29k altamente paralela con un front-end de decodificación x86. El K5 ofrecía una buena compatibilidad x86 y la suite de pruebas desarrollada internamente resultó invaluable en proyectos posteriores. Todos los modelos tenían 4,3 millones de transistores , con cinco unidades enteras que podían procesar instrucciones fuera de orden y una unidad de punto flotante. El búfer de destino de la rama era cuatro veces el tamaño del Pentium y el cambio de nombre de los registros ayudó a superar las dependencias de los registros. La ejecución especulativa de las instrucciones por parte del chip redujo las paradas de la tubería. Tenía una caché de instrucciones asociativas de conjuntos de cuatro vías de 16 KB y una caché de datos de 8 KB. La división de coma flotante y el microcódigo de raíz cuadrada se probaron mecánicamente. Las instrucciones trascendentales de punto flotante se implementaron en hardware y fueron fieles a los resultados matemáticos verdaderos para todos los operandos.

Rendimiento

El proyecto K5 representó una oportunidad temprana para que AMD asumiera el liderazgo técnico de Intel. Aunque el chip abordó los conceptos de diseño correctos, la implementación de ingeniería real tuvo sus problemas. Las bajas frecuencias de reloj se debieron, en parte, a las limitaciones de AMD como empresa de fabricación "de vanguardia" en ese momento, y en parte al diseño en sí, que tenía muchos niveles de lógica para la tecnología de proceso del día, lo que obstaculizaba el reloj. escalada. Además, aunque el rendimiento de punto flotante del K5 se consideraba superior al del Cyrix 6x86 , era más lento que el del Pentium, aunque ofrecía resultados de función trascendental más fiables. Debido a que llegó tarde al mercado y no cumplió con las expectativas de rendimiento, la K5 nunca ganó la aceptación entre los grandes fabricantes de computadoras de la que disfrutaron la Am486 y la AMD K6 .

Características

Tabla de características de la CPU

Modelos

Hubo dos revisiones de la arquitectura K5, internamente llamadas SSA / 5 y 5k86 , ambas lanzadas con la etiqueta K5. El conjunto original de CPU "SSA / 5" tenía su unidad de predicción de rama deshabilitada y se agregaron estados de espera internos adicionales; Estos problemas se solucionaron con el "5k86", lo que resultó en un rendimiento de reloj por reloj hasta un 30% mejor. La línea "SSA / 5" iba de 75 a 100 MHz; la línea "5k86" iba de 90 a 133 MHz. Sin embargo, AMD usó lo que llamó una clasificación de relaciones públicas , o clasificación de rendimiento, para etiquetar los chips de acuerdo con su equivalencia sugerida en rendimiento entero a un Pentium de esa velocidad de reloj. Así, un chip de 116 MHz de la segunda línea se comercializó como "K5 PR166". Los retrasos en la fabricación hicieron que la llegada del PR200 casi se alineara con el lanzamiento del K6. Dado que AMD no quería que los dos chips compitieran, el K5-PR200 solo llegó en pequeñas cantidades.

SSA / 5

AMD 5K86-P90 (SSA / 5)
Disparo de matriz AMD K5 PR75 (SSA / 5)
  • Vendido como 5K86 P75 a P100, más tarde como K5 PR75 a PR100
  • 4,3 millones de transistores en 500 o 350 nm
  • Caché L1: 8 + 16 KB (datos + instrucciones)
  • Toma 5 y Toma 7
  • VNúcleo: 3,52 V
  • Bus frontal : 50 (PR75), 60 (PR90), 66 MHz (PR100)
  • Primera versión: 27 de marzo de 1996
  • Frecuencia de reloj: 75, 90, 100 MHz

5k86

Disparo de matriz AMD K5 PR150 (5k86)
  • Vendido como K5 PR120 a PR166 (PR200)
  • 4,3 millones de transistores en 350 nm
  • Caché L1: 8 + 16 KB (datos + instrucciones)
  • Toma 5 y Toma 7
  • VNúcleo: 3,52 V
  • Bus frontal : 60 (PR120 / 150), 66 MHz
  • Primera versión: 7 de octubre de 1996
  • Frecuencia de reloj: 90 (PR120), 100 (PR133), 105 (PR150), 116,6 (PR166), 133 MHz (PR200)

Ver también

Referencias

Otras lecturas

enlaces externos